您的位置: 专家智库 > >

谢达

作品数:10 被引量:1H指数:1
供职机构:中国电子科技集团第五十八研究所更多>>
发文基金:江苏省高校自然科学研究项目江苏省“青蓝工程”基金更多>>
相关领域:自动化与计算机技术文化科学电子电信更多>>

文献类型

  • 8篇专利
  • 2篇期刊文章

领域

  • 4篇自动化与计算...
  • 1篇电子电信
  • 1篇文化科学

主题

  • 4篇接口
  • 3篇芯片
  • 2篇数据处理
  • 2篇数据打包
  • 2篇向量
  • 2篇逻辑实现
  • 2篇内部资源
  • 2篇接口功能
  • 2篇架构
  • 2篇功能码
  • 2篇编码方法
  • 2篇VIRTEX
  • 2篇ASI
  • 2篇FPGA
  • 2篇FPGA芯片
  • 2篇并行数据
  • 2篇并行数据处理
  • 2篇测试法
  • 2篇测试机
  • 2篇测试向量

机构

  • 10篇中国电子科技...
  • 6篇无锡中微亿芯...
  • 1篇东南大学
  • 1篇无锡职业技术...
  • 1篇航天新气象科...

作者

  • 10篇谢达
  • 2篇李光
  • 1篇罗旸
  • 1篇单悦尔
  • 1篇张艳飞
  • 1篇曹正州

传媒

  • 1篇半导体技术
  • 1篇南通大学学报...

年份

  • 1篇2025
  • 1篇2024
  • 4篇2022
  • 1篇2021
  • 1篇2020
  • 1篇2019
  • 1篇2017
10 条 记 录,以下是 1-10
排序方式:
一种测试向量的编码方法
本发明公开了一种测试向量的编码方法,涉及测试技术领域,该方法将测试文件划分为若干个子文件,对于每个包含P行测试向量的子文件,对子文件中的P行测试向量的激励码进行列编码得到M个激励数据帧、对P行测试向量的功能码进行行编码得...
梁超广谢达 吴镇 王征 吴明川 丁正楠
文献传递
一种基于FPGA资源实现ASI接口功能的IP核
本发明公开了一种基于FPGA资源实现ASI接口功能的IP核,涉及FPGA技术领域,该IP核包括发送模块和接收模块,发送模块通过数据打包单元、编码单元和串行化处理单元将用户并行数据处理为符合ASI标准的数据格式,接收模块利...
应雯漪谢达谢文虎季振凯章敏董宜平
文献传递
基于Virtex架构的FPGA芯片二倍线故障测试法
本发明涉及基于Virtex架构的FPGA芯片二倍线故障测试法,包括:配置逻辑单元将相邻行或者相邻列的二倍线连接起来,其中起始的配置逻辑单元将IO的输入和二倍线的输入连接起来,终止的配置逻辑单元将IO的输出和二倍线的输出连...
董宜平李光谢达
文献传递
一种基于PowerPC和FPGA的箭载测试系统
本发明公开了一种基于PowerPC和FPGA的箭载测试系统,涉及箭载测试领域,该系统包括若干个相连的测试板卡,每个测试板卡分别包括通过Local Bus总线相连的PowerPC处理器和FPGA芯片,PowerPC处理器连...
彭湖湾谢达应雯漪李鹏梁超广胡恩泽
一种测试向量的编码方法
本发明公开了一种测试向量的编码方法,涉及测试技术领域,该方法将测试文件划分为若干个子文件,对于每个包含P行测试向量的子文件,对子文件中的P行测试向量的激励码进行列编码得到M个激励数据帧、对P行测试向量的功能码进行行编码得...
梁超广谢达 吴镇 王征 吴明川 丁正楠
软错误缓解动态部分可重构的抗单粒子方案被引量:1
2020年
随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。
谢达董宜平王兰曹进德郭俊杰
关键词:FPGATMR
一种基于FPGA资源实现ASI接口功能的IP核
本发明公开了一种基于FPGA资源实现ASI接口功能的IP核,涉及FPGA技术领域,该IP核包括发送模块和接收模块,发送模块通过数据打包单元、编码单元和串行化处理单元将用户并行数据处理为符合ASI标准的数据格式,接收模块利...
应雯漪谢达谢文虎季振凯章敏董宜平
文献传递
一种用于高性能FPGA的多功能I/O电路
2025年
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。
罗旸刘波曹正州谢达张艳飞单悦尔
基于Virtex架构的FPGA芯片二倍线故障测试法
本发明涉及基于Virtex架构的FPGA芯片二倍线故障测试法,包括:配置逻辑单元将相邻行或者相邻列的二倍线连接起来,其中起始的配置逻辑单元将IO的输入和二倍线的输入连接起来,终止的配置逻辑单元将IO的输出和二倍线的输出连...
董宜平李光谢达
一种基于SiP技术的导航信号处理系统
本实用新型公开了一种基于SiP技术的导航信号处理系统,涉及芯片技术领域,该导航信号处理系统基于DSP+FPGA架构而且具备多种通信接口芯片,可以实现对相应的导航信号进行处理,满足实际使用需求,而针对该系统裸芯数量多、互联...
徐益国谢达谢文虎季振凯杜勇丁正楠
文献传递
共1页<1>
聚类工具0