您的位置: 专家智库 > >

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇电路
  • 1篇自恢复
  • 1篇静态时序分析
  • 1篇纠错
  • 1篇抗老化
  • 1篇采样

机构

  • 2篇合肥工业大学

作者

  • 2篇易茂祥
  • 2篇梁华国
  • 2篇郑旭光
  • 2篇范磊
  • 1篇蒋翠云
  • 1篇欧阳一鸣
  • 1篇朱炯

传媒

  • 1篇计算机辅助设...
  • 1篇微电子学

年份

  • 2篇2017
2 条 记 录,以下是 1-2
排序方式:
考虑预采样的时序错误检测与自恢复方法被引量:2
2017年
集成电路老化效应会导致组合电路关键路径时延增加,不满足电路时序约束条件,从而引起时序错误,使得电路功能失效.为此,提出一种基于预采样的时序错误检测与自恢复方法,并设计了一个检测与纠错结构.首先利用系统本身时钟在时钟有效沿前后构建一个预采样区间和一个检测区间;然后在预采样区间内提前捕获输入信号;最后在检测区间内进行时序错误检测,如果检测电路发出报警信号,电路将会进行自纠错.仿真结果表明,相比于其他的检测结构,该结构在检测速度上平均提高了3.6倍;同时不需要调整时序,电路就可以实现自纠错与自恢复,且不会降低电路的工作性能.
郑旭光梁华国易茂祥蒋翠云范磊欧阳一鸣
电路抗老化设计中基于门优先的关键门定位方法被引量:2
2017年
随着CMOS工艺尺寸不断缩小,尤其在65nm及以下的CMOS工艺中,负偏置温度不稳定性(NBTI)已经成为影响CMOS器件可靠性的关键因素。提出了一种基于门优先的关键门定位方法,它基于NBTI的静态时序分析框架,以电路中老化严重的路径集合内的逻辑门为优先,同时考虑了门与路径间的相关性,以共同定位关键门。在45nm CMOS工艺下对ISCAS基准电路进行实验,结果表明:与同类方法比较,在相同实验环境的条件下,该方法不仅定位关键门的数量更少,而且对关键路径的时延改善率更高,有效地减少了设计开销。
范磊梁华国易茂祥朱炯郑旭光
关键词:抗老化静态时序分析
共1页<1>
聚类工具0