您的位置： 专家智库 > >

殷和国

作品数：3 被引量：13H指数：2
供职机构：西安电子科技大学微电子学院微电子研究所更多>>
发文基金：国家高技术研究发展计划武器装备预研基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 2篇电磁
  • 2篇电磁兼容
  • 2篇电磁兼容性
  • 2篇电路
  • 2篇设计方法
  • 2篇芯片
  • 2篇芯片级
  • 2篇集成电路
  • 1篇带隙基准
  • 1篇带隙基准源
  • 1篇电路设计
  • 1篇开关序列
  • 1篇基准源
  • 1篇集成电路设计
  • 1篇35ΜM_C...
  • 1篇DAC设计

机构

  • 3篇西安电子科技...
  • 1篇河北半导体研...

作者

  • 3篇殷和国
  • 3篇杨银堂
  • 1篇付永朝
  • 1篇朱樟明
  • 1篇杨冰
  • 1篇付俊兴
  • 1篇李雯
  • 1篇柴常春
  • 1篇崔占东
  • 1篇张春朋

传媒

  • 1篇半导体技术
  • 1篇固体电子学研...
  • 1篇现代电子技术

年份

  • 3篇2004
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种基于0.35μm CMOS工艺的14位100MSPS DAC设计被引量：7
2004年
基于 TSMC 0 .3 5μm CMOS工艺设计了一种工作电压为 3 V/ 5 V的 1 4位 1 0 0 MSPS DAC。 1 4位DAC在 5 0 Ω负载条件下满量程电流可达 2 0 m A,当采样速率为 1 0 0 MHz时 ,5 V电源的满量程条件下功耗为1 90 m W,而 3 V时的相应功耗为 45 m W该 DAC的积分非线性误差 ( IN L )为± 1 .5 LSB,微分非线性误差( DN L)为± 0 .75 LSB。在 1 2 5 MSPS,输出频率为 1 0 MHz条件下的无杂波动态范围 ( SFDR)为 72 d Bc。
朱樟明杨银堂柴常春殷和国张春朋付永朝杨冰
关键词：开关序列带隙基准源
芯片级电磁兼容性的设计被引量：2
2004年
介绍了电磁兼容性的基本概念、原理及其在集成电路设计中的重要性 ,对电磁兼容性设计的基本方法作了介绍 ,其中着重论述了芯片级电磁兼容性的设计方法。
殷和国杨银堂付俊兴李雯
关键词：集成电路电磁兼容设计方法芯片
芯片级电磁兼容性的设计方法及其应用被引量：4
2004年
介绍了电磁兼容性的基本概念、原理及其在集成电路设计中的重要性,着重论述了芯片级电磁兼容性的设计方法,最后给出了芯片级电磁兼容性研究中存在的问题及未来的研究重点。
殷和国杨银堂崔占东
关键词：电磁兼容性集成电路设计
全选 清除 导出
共1页<1>
聚类工具0