您的位置: 专家智库 > >

于松林

作品数:2 被引量:8H指数:2
供职机构:国家数字交换系统工程技术研究中心更多>>
发文基金:国家自然科学基金国家科技支撑计划国家重点基础研究发展计划更多>>
相关领域:电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 2篇硬件
  • 1篇硬件实现
  • 1篇基于FPGA
  • 1篇计算方法
  • 1篇哈希
  • 1篇哈希函数
  • 1篇复合域
  • 1篇SHA-1
  • 1篇SHA-1算...
  • 1篇AES
  • 1篇FPGA

机构

  • 2篇国家数字交换...

作者

  • 2篇陈博
  • 2篇于松林
  • 1篇李玉峰
  • 1篇王文工
  • 1篇张霞
  • 1篇陈祥
  • 1篇王文功

传媒

  • 2篇电子设计工程

年份

  • 2篇2017
2 条 记 录,以下是 1-2
排序方式:
基于SHA-1算法的硬件设计及实现被引量:5
2017年
SHA-1(Secure Hash Algorithm)是一种非常流行的安全散列算法,为了满足各种应用对SHA-1算法计算速度的需要,该文围绕Hash函数,基于本课题组的密文取情平台,对SHA-1算法进行深入研究,面向Xilinx K7 410T FPGA芯片设计SHA-1算法实现结构,完成SHA-1算法编程,进行测试和后续应用。该算法在FPGA上实现,可以实现3.2 G bit/s的吞吐率,最大时钟频率为95 MHz。仿真结果表明,与其它硬件设计相比,该算法在不影响原算法的安全的基础上可以获得更高的运行速度和吞吐量。
王文功于松林李玉峰陈博
关键词:SHA-1哈希函数FPGA
基于FPGA的AES硬件实现及优化被引量:3
2017年
AES(Advanced Encryption Standard)是一种非常流行的对称加密算法,字节替换是AES算法中十分重要的部分。针对采用复合域方法来实现字节替换吞吐率小的问题,本文利用先计算的方法进行了5级轮内流水线设计,去除关键路径上的一些计算来降低关键路径延迟提高吞吐率。在FPGA器件Virtex-6 XC6VLX240T上,通过Xilinx ISE 14.7进行仿真实验,结果表明在面积增加相对不大的情况下,提高了吞吐率以及吞吐率/面积比。
于松林王文工陈博陈祥张霞
关键词:AES复合域
共1页<1>
聚类工具0