高娜娜
- 作品数：5 被引量：39H指数：3
- 供职机构：北京科技大学计算机与通信工程学院更多>>
- 相关领域：自动化与计算机技术更多>>
- 基于DDR存储器接口的高性能光互连机群网络接口卡的设计与实现
- 网络环境的机群系统中单个结点的性能越来越高,机群互联网的通讯带宽和可靠性成为提高系统性能的主要因素.本文首先提出了基于计算机DDR存储器接口的高性能光互连机群网络接口卡的结构,并在XILINX公司的FPGA芯片XC2VP...
- 王景存樊勇王沁高娜娜
- 关键词：机群系统DDR存储器光互连网络接口卡
- 基于可重构S盒的常用分组密码算法的高速实现被引量：4
- 2006年
- DES、3DES和AES是应用最广泛的分组密码算法,其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现,利用流水线、并行处理和重构的相关技术,提出了一种可重构S盒(RC-S)的结构,并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2.3Gbps和1.4Gbps,工作时钟为110MHz。与其它同类设计相比,该文的设计在处理速度上有明显优势。
- 高娜娜王沁李占才
- 关键词：AESDES
- 基于AES和DES算法的可重构S盒硬件实现被引量：15
- 2006年
- 密码芯片的可重构性不仅可以提高安全性,而且可以提高芯片适应性.S盒是很多密码算法中的重要部件,其可重构性对密码芯片的可重构性有重大影响.文章在分析AES和DES算法中S盒硬件实现方法的基础上,利用硬件复用和重构的概念和相关技术,提出了一种可重构S盒(RC-S)结构及其实现方法.实验结果表明RC-S可用于AES算法和DES的硬件实现.基于RC-S的AES、DES密码模块规模分别是AES、DES模块的0.81/1.13,性能分别是DES/AES的0.79/0.94.
- 高娜娜王沁李占才
- 关键词：密码芯片AES算法
- 一种可重构体系结构用于高速实现DES、3DES和AES被引量：24
- 2006年
- 可重构密码芯片提高了密码芯片的安全性和灵活性,具有良好的应用前景.然而目前的可重构密码芯片吞吐率均大大低于专用芯片,因此,如何提高处理速度是可重构密码芯片设计的关键问题.本文分析了常用对称密码算法DES、3DES和AES的可重构性,利用流水线、并行处理和可重构技术,提出了一种可重构体系结构.基于该体系结构实现的DES、3DES和AES吞吐率在110MHz工作频率下分别可达到7Gbps、2.3Gbps和1.4Gbps.与其他同类设计相比,本文设计在处理速度上有较大优势,可以很好地应用到可重构密码芯片设计中.
- 高娜娜李占才王沁
- 关键词：可重构体系结构AES算法
- 高性能光互连机群网络接口卡的设计与实现被引量：1
- 2006年
- 由于网络环境的机群系统中单个结点的性能越来越高,机群互联网的通信带宽和可靠性成为提高系统性能的主要因素。该文提出了基于计算机DDR存储器接口的高性能光互连机群网络接口卡的结构,并在Xilinx公司的FPGA芯片XC2VP20上进行了实现,对高性能机群互连链路瓶颈问题的解决做了探索性的尝试。实际测试结果表明,DDR存储器接口带宽达到了1600MB/s,链路单通道的最高实测速率达到2.5Gb/s。
- 王景存王沁张晓彤樊勇高娜娜
- 关键词：机群DDR存储器FPGA光互连
