李捷
- 作品数：2 被引量：11H指数：2
- 供职机构：重庆邮电大学光电工程学院/重庆国际半导体学院更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 基于FPGA的高精度多通道时间数字转换器设计被引量：7
- 2015年
- 采用Xilinx Virtex-5FPGA芯片,实现了一种高精度、多通道时间数字转换器的设计。每个通道配有一条抽头延迟线,每条延迟线由64个快速超前进位链(CARRY4)组成。布线后,延迟线成链状结构紧密排列,有效消除了布线路径带来的误差,降低了积分非线性和微分非线性误差。仿真结果表明,设计的时间数字转换器的最低有效位约为26.35ps,有效精度约为14ps,INL小于4.3LSB,DNL在-0.8LSB^2.4LSB范围内。
- 王巍董永孟李捷熊拼搏周浩杨正琳王冠宇袁军周玉涛
- 关键词：FPGA抽头延迟线
- 一种基于FPGA的时钟相移时间数字转换器被引量：4
- 2016年
- 提出了一种基于Xilinx Virtex-5FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源更少,性能更加稳定。仿真结果表明,该TDC的精度高于64ps,占用数字时钟管理(DCM)与锁相环(PLL)资源小于20%,积分非线性(INL)和微分非线性(DNL)都小于0.3LSB。
- 王巍李捷董永孟熊拼搏周浩袁军王冠宇杨正琳陈丹
- 关键词：FPGA
