邓玉清
- 作品数：3 被引量：8H指数：2
- 供职机构：桂林电子科技大学信息与通信学院更多>>
- 相关领域：电子电信更多>>
- 高精度音频Σ-ΔDAC的设计被引量：2
- 2011年
- 提出了一种用于音频领域的18 bitΣ-ΔDAC设计,其中采样率为48 kHz的18 bit数据经过插值滤波器的过抽样率为128,Σ-Δ调制器选用4阶3 bit输出的MASH结构,在Matlab下进行了系统仿真,测试结果表明方案可行。
- 邓玉清唐宁曹杰
- 关键词：插值滤波器过抽样调制器
- 一种基于PWM的CMOS误差放大器的设计被引量：3
- 2011年
- 为解决PWM控制器中输出电压与基准电压的误差放大问题,设计了一款高增益、宽带宽、静态电流小的新型误差放大器,通过在二级放大器中间增加一级缓冲电路,克服补偿电容的前馈效应,同时消除补偿电容引入的零点。在Cadence软件平台上,经过交流和瞬态仿真,电路0 dB带宽达到55.5 MHz,电压开环增益约67.2 dB,相位裕度为83.0°上升建立时间和下降建立时间分别为6.7 V/μs和5.7 V/μs共模抑制比为49.17 dB,电源抑制比为71.39 dB。该误差放大器已经应用到了PWM芯片中,使得PWM最大、最小占空比可调,大幅提升了芯片系统的整体性能。
- 张承唐宁邓玉清
- 关键词：PWM误差放大器高增益宽带宽占空比
- 一种状态优化的I^2C总线主控制器的FPGA设计被引量：3
- 2010年
- I2C总线是一种简单的双向二线制串行通信总线。在此对传统的I2C总线控制器进行改进,对I2C总线读写状态进行了优化,该方法采用移位寄存器计数来控制状态转移,利用移位寄存器结构灵活的特点达到简化状态,优化状态机性能的目的。最后采用VerilogHDL语言的行为描述,并给出系统仿真波形,仿真结果表明,设计芯片的功耗大约降低10%,面积减少25%。所设计的总线接口良好,符合I2C通信标准,实现了I2C的总线的数据通信。
- 陈科唐宁雷求胜邓玉清
- 关键词：FPGAI^2C总线VERILOGHDL
