您的位置： 专家智库 > >

王修壮

作品数：2 被引量：1H指数：1
供职机构：中国科学院微电子研究所更多>>
发文基金：国家自然科学基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇期刊文章
  • 1篇学位论文

领域

  • 1篇电子电信

主题

  • 2篇时钟
  • 1篇多内核
  • 1篇多内核处理器
  • 1篇多时钟域
  • 1篇异步
  • 1篇异步FIFO
  • 1篇异步时钟
  • 1篇设计实现
  • 1篇内核
  • 1篇DDR_SD...
  • 1篇DMA
  • 1篇DMA传输
  • 1篇ITU-R
  • 1篇JEDEC标...
  • 1篇并口
  • 1篇处理器

机构

  • 2篇中国科学院微...

作者

  • 2篇王修壮
  • 1篇陈杰
  • 1篇岳培培
  • 1篇周朝显

传媒

  • 1篇科学技术与工...

年份

  • 2篇2006
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
一款硬件可重构的多内核数字信号处理器设计
王修壮
关键词：多内核处理器多时钟域异步FIFOJEDEC标准
基于DMA传输的并口设计实现被引量：1
2006年
采用改进HARVARD总线结构的通用DSP中,一个可配置位宽的并口采用DMA(直接存储器存取)模式传输。该并口可以实现传输数据的打包解包和奇偶选择,同时支持ITU-R656视频标准的输入传输,对提高DSP的数据吞吐率发挥了重要的作用。
王修壮周朝显岳培培陈杰
关键词：DMA并口ITU-R异步时钟
全选 清除 导出
共1页<1>
聚类工具0