您的位置： 专家智库 > >

施隆照

作品数：100 被引量：208H指数：8
供职机构：福州大学物理与信息工程学院更多>>
发文基金：福建省自然科学基金福建省教育厅资助项目福建省科技重大专项更多>>
相关领域：电子电信自动化与计算机技术文化科学理学更多>>

合作作者

文献类型

  • 62篇期刊文章
  • 30篇专利
  • 1篇学位论文

领域

  • 45篇电子电信
  • 23篇自动化与计算...
  • 3篇文化科学
  • 2篇理学
  • 1篇经济管理
  • 1篇交通运输工程

主题

  • 17篇视频
  • 15篇电路
  • 15篇硬件
  • 15篇视频编码
  • 10篇硬件实现
  • 8篇帧间
  • 7篇集成电路
  • 7篇架构
  • 7篇FPGA
  • 6篇调制
  • 6篇帧间预测
  • 6篇接口
  • 6篇编码器
  • 5篇芯片
  • 5篇功耗
  • 4篇单片
  • 4篇单片机
  • 4篇信号
  • 4篇探测器
  • 4篇内置

机构

  • 92篇福州大学
  • 3篇浙江大学
  • 1篇福建工程学院
  • 1篇上海交通大学
  • 1篇厦门大学
  • 1篇智恒(厦门)...

作者

  • 93篇施隆照
  • 10篇杨小玲
  • 8篇阴亚东
  • 7篇王仁平
  • 6篇郑明魁
  • 4篇黄梅珍
  • 4篇杨秀芝
  • 3篇陈钰清
  • 3篇张志勇
  • 3篇陈志阳
  • 2篇樊明辉
  • 2篇陈建
  • 2篇赖松林
  • 2篇吴林煌
  • 2篇陈传东
  • 2篇王凯
  • 2篇陈志峰
  • 1篇魏榕山
  • 1篇黄玉珍
  • 1篇陈群超

传媒

  • 13篇福州大学学报...
  • 11篇中国集成电路
  • 4篇有线电视技术
  • 4篇微电子学与计...
  • 4篇广播电视网络
  • 2篇光电子．激光
  • 2篇电子制作
  • 2篇计算机工程与...
  • 2篇微电子学
  • 2篇微纳电子与智...
  • 1篇电子科技
  • 1篇国外电子元器...
  • 1篇传感器技术
  • 1篇物理通报
  • 1篇半导体技术
  • 1篇电子工艺技术
  • 1篇电子世界
  • 1篇计算机工程
  • 1篇计算机辅助设...
  • 1篇计算机工程与...

年份

  • 2篇2025
  • 4篇2024
  • 4篇2023
  • 9篇2022
  • 1篇2021
  • 6篇2020
  • 10篇2019
  • 8篇2018
  • 5篇2017
  • 6篇2016
  • 8篇2015
  • 4篇2014
  • 5篇2013
  • 3篇2012
  • 3篇2011
  • 2篇2010
  • 1篇2009
  • 1篇2008
  • 1篇2007
  • 1篇2004
共 100 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
位置敏感探测器的数字式信号处理器
本发明的位置敏感探测器的数字式信号处理器包括将来自位置敏感探测器输出的模拟电流信号转换成电压信号并进行放大的信号预处理和放大模块,由模拟开关和A/D转换器组成的A/D转换模块,存储有与各种模式位置敏感探测器相对应计算公式...
黄梅珍陈钰清黄玉珍施隆照
基于宏块的HEVC编码器数据存取架构
2022年
新一代视频编码标准(High Efficiency Video Coding,HEVC)与AVC/H.264相比,在相同视觉质量条件下可以节省50%的码率,但HEVC视频编码器的FPGA硬件实现非常复杂,对视频数据存取要求非常高,特别是编码所需的原始图像和参考图像数据的存取。本文根据HEVC的CTU块编码流程,提出了一种满足高效编码器实时编码所需数据的存取实现方案,给编码器实现实时编码创造有利条件,实现了HEVC视频编码器所需数据的高效稳定的读写。整个设计在VCS仿真环境上验证了读写逻辑的正确性,并在Intel公司的Arria10型号FPGA板上通过了在线测试。测试结果表明,在DDR4接口工作在266 MHz频率下,按本文设计的存储器架构可以满足编码器实现1080P120@fps的编码所需数据的读写。
黄霖施隆照付文恺
关键词：视频编码DDRFPGA
单片机双CPU励磁控制器被引量：1
2003年
介绍双CPU励磁控制器的结构、工作原理 ,给出双CPU间的通信方法 ,阐述了采用显示控制器兼作主控制器的“看门狗”的独特设计方法 .充分利用系统资源 ,提高了系统的可靠性、智能性 .
施隆照
关键词：单片机CPU励磁控制器可靠性
一种基于SoC-FPGA的HEVC编码器高效数据存取系统
2019年
HEVC视频编码器的FPGA硬件实现非常复杂,对视频数据存取要求非常高.本文基于SoC-FPGA异构平台,提出了一种高效的数据存取设计方案,实现了HEVC视频编码器稳定高效的编码.上板测试推算表明,本文提出的HEVC编码器数据存取系统一定程度上降低了DDR4存储带宽的压力,提高了HEVC编码效率.
李忠旺施隆照王炎董力涵
HEVC运动估计插值电路硬件设计和实现
2019年
由视频编码联合组提出的新一代多媒体视频编码标准HEVC/H.265,相比之前的AVC/H.264视频标准,在同样的视频质量情况下,视频流的码率减少一半,但运算复杂度提高了2～3倍。HEVC的帧间预测运动估计部分复杂度很高,用软件实现难以满足实时性的要求,适合于用硬件平台实现。针对运动估计插值部分,提出了一种由可配置的水平滤波器和多路输出的竖直滤波器构成的插值电路架构,该电路便于硬件实现且硬件资源利用率和吞吐率比现有文献都高。该架构用Quartus II综合在Altera的StratixⅤ系列芯片上,该硬件架构最大工作频率可以达到420.71MHz,可支持4K视频的实时传输。
洪晓剑施隆照严丹钰罗隆
关键词：视频编码帧间预测插值滤波硬件实现
集成电路引脚多状态表示方法及其外接电路
本发明涉及集成电路技术领域，特别是一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成...
施隆照
面向硬件实现的HEVC中Merge的高效编码方案
2022年
HEVC帧间预测中,Merge模式是对相邻已编码的PU进行合并处理,其需要重复访问数据并进行大量的复杂计算,是影响硬件实现效率的模块之一。针对该问题,本文通过对帧间预测技术的研究,提出了一种能实现高清视频实时编码的多级流水并行硬件架构设计,其使用多级流水线计算Merge模块,达到了较高的数据吞吐率;合理规划同个CTU不同深度的CU扫描顺序,实现了CTU内流水线不断流的高效编码设计;整个帧间的插值模块和SATD运算模块合理复用,提高了硬件资源利用率。
苏宸巧施隆照兰尔铭罗隆张志勇
关键词：视频编码帧间预测硬件实现
体感游戏输入装置
本实用新型涉及一种体感游戏输入装置，其特征在于：包括一体感游戏手柄、一压力传感模块、一摄像头、一无线收发模块和一计算机；所述压力传感模块上的一第一无线收发器与所述体感游戏手柄上的一第二无线收发器建立连接；所述体感游戏手柄...
王凯郭冀闽施隆照
一种HEVC高速并行的DCT架构
2021年
离散余弦变换(Discrete Cosine Transform,DCT)是新一代视频编码标准(High Efficiency Video Coding,HEVC)中的重要模块之一,有着去除空间冗余,有效压缩图像信息的功能。为了适应多尺寸变换与适应超清视频信号实时编码处理的问题,提出一种基于FPGA的高速变换架构,它能高效处理各种变换尺寸的DCT运算过程,各尺寸变换都通过蝶形算法与利用移位求和代替常规乘法器实现,以降低逻辑资源的消耗。综合结果显示,与现有算法相比,本文架构在计算速度、吞吐率和资源消耗上有较大优势。在Altera的Stratix IV器件下综合工作频率为217 MHz,可支持30帧/秒4096×2160分辨率的超高清视频信号的实时处理。
宋佳柔施隆照
关键词：DCTFPGA
基于硬件实现的高效率视频编码整像素运动估计算法优化被引量：2
2022年
为减少运动估计模块周期数,提高硬件工作效率,从硬件实现的角度对小菱形搜索算法进行优化,调整PU和CU的迭代与处理顺序,解决处理过程中流水线停滞的问题.对小块PU采取并行计算,进一步提高处理速度.用Matlab实现搜索算法,使用Verilog语言描述硬件电路,两个版本在数据上使用相同的激励文件,对比各模块中间值进行功能验证.通过对多组序列的测试,硬件电路对一个64 px×64 px的CTU进行先进的运动矢量预测技术和整像素处理,估计需要平均消耗5800个时钟周期,在QuartusII平台上选中Arria 10AX115N3F40E2SG型号的开发板,主频能够达到186 MHz,整像素运动估计模块综合性能能够达到1080p@61 f·s^(-1).
聂宇鑫施隆照黄霖
关键词：视频编码标准硬件实现
全选 清除 导出
共10页<12345678910>
聚类工具0