黄秀荪
- 作品数：5 被引量：14H指数：2
- 供职机构：中国科学院微电子研究所更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 高性能DSP运算单元设计研究
- 数字信号处理是一门理论和技术发展十分迅速、应用非常广泛的前沿交叉性学科。尤其从20世纪60年代以来，随着计算机科学和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。
影响数字信号处理速度的重要因素是其...
- 黄秀荪
- 关键词：数字信号处理存储器
- LFU算法的ASIC实现被引量：1
- 2007年
- 为ASIC实现内存管理中页面替换的LFU算法,基于TSMC公司0.18μm的单元库,用标准逻辑单元库实现LFU算法.通过研究一组数中的最小值检出和最小值地址检出的逻辑规律,简化逻辑,减小了电路规模.通过控制关键路径的级数,达到了减少延迟,提高运行速度的目的.给出了版图和静态时序分析结果.
- 黄秀荪仇玉林叶青
- 基于基金会现场总线协议的接口芯片设计被引量：1
- 2006年
- 介绍了一个基于基金会现场总线协议的专用接口芯片设计。该芯片(HKFF)依据IEC61158标准的物理层及数据链路层规范设计,实现接收和发送31.25 kbit/s的数据处理,帧同步,自动地址匹配,帧检测序列产生/校验,曼彻斯特编解码等功能。为便于软件的操作,该芯片含有若干特殊寄存器。HKFF芯片设计完成后,采用TSMC0.25微米工艺一次流片成功。
- 王江黄秀荪仇玉林
- 关键词：基金会现场总线专用集成电路集成电路设计
- 高速除法器设计及ASIC实现被引量：10
- 2008年
- 为提高除法计算的速度,提出了新的基-16算法的高速除法器算法,并以专用集成电路设计方法实现。与MIPS处理器中使用的除法器相比,电路最大延迟减少了27%,计算所需时钟周期数减少了68%,速度性能改善了77%左右。给出了电路的其他性能指标。该电路适用于对运算速度要求非常高的场合。
- 黄秀荪叶青仇玉林
- 关键词：专用集成电路
- 一种RISC微处理器的快速乘除法运算设计与实现被引量：3
- 2007年
- 定点尾数乘除法器是相应32位浮点运算的核心部件,针对工控应用,本文采用半定制方法完成了设计并且采用TSMC0.18微米工艺实现.乘法器采用基4Booth编码,通过对符号位、隐含位的处理减少了部分积的生成,并在Wallace树求和过程中,引入4:2压缩器,加快了求和速度.除法器采用改进的SRT算法,引入商位猜测、部分余并行计算、商位修正值选择电路.乘除法器均采用了进位保留加法器提高运算速度.后端物理实现表明,乘除法器的频率分别可到227MHz,305MHz,整体设计具有简洁、快速、计算准确的特征.
- 王江黄秀荪陈刚杨旭光仇玉林
- 关键词：乘法器除法器集成电路设计
