您的位置: 专家智库 > >

文献类型

  • 3篇期刊文章
  • 1篇学位论文

领域

  • 4篇电子电信

主题

  • 2篇面积优化
  • 2篇ADC
  • 1篇电源
  • 1篇预放大器
  • 1篇设计方法
  • 1篇数字电源
  • 1篇转换器
  • 1篇模数转换
  • 1篇模数转换器
  • 1篇放大器
  • 1篇ACTIVE
  • 1篇DIGITA...
  • 1篇LOW_PO...
  • 1篇LSB
  • 1篇MILLER
  • 1篇FLASH
  • 1篇CAPACI...
  • 1篇NOVEL
  • 1篇LOW-PO...

机构

  • 4篇复旦大学

作者

  • 4篇牛祺
  • 2篇吕昌辉
  • 2篇周锋
  • 1篇马海峰
  • 1篇李舜
  • 1篇陈华

传媒

  • 2篇Journa...
  • 1篇复旦学报(自...

年份

  • 2篇2010
  • 2篇2008
4 条 记 录,以下是 1-4
排序方式:
A Novel Hybrid DPWM for Digital DC-DC Converters
2008年
We present a new hybrid digital pulse-width modulator (DPWM) for digital DC-DC converters that employs a ring-oscillator/counter structure. Based on a temperature/process compensation technique and a novel digital controller, the proposed DPWM can not only offer temperature/process-independent pulse widths, but also operate at a much higher clock frequency than the existing delay-line/counter DPWM structure. Post-simulation results show that with our DPWM, the system clock frequency reaches 156.9MHz while the worst variation,in a temperature range of 0 to 100℃under all process corners,is only± 9.4%.
陈华李舜牛祺周锋
用于小LSB并行ADC的新型节约面积的预放大器链设计方法(英文)
2010年
伴随高精度电源系统的发展,数字电压调整模块(DVRM)需要高速,高精度的模数转换器.为此,提出了一种新型预放大器链设计方法,能够获得非常小的LSB.该方法优化了预放大器输入管的尺寸,在保证足够小的失调电压的前提下,使各级输入管面积总和最小.为验证该优化方法,结合电阻均衡技术,构造了一个3级结构flash型ADC.与一般设计相比,输入管总面积减少了57%.每个LSB为3.125 mV,直接转换精度3.5 bit,得益于窗口结构,在满度输入范围内等效精度为8 bit,采样率为224 Msample/s.
牛祺吕昌辉
关键词:ADC面积优化
用于数字电源的并行模数转换器的研究与设计
最近几年,数字电源异军突起,引起了人们的广泛关注。与模拟电源相比,数字电源有许多优势:更高的系统可靠性、灵活性和易于集成。 数字电源中的ADC用来采样输出电压,然后反馈回数字控制电路,对电压波动进行调节。与传统ADC相比...
牛祺
关键词:数字电源面积优化
文献传递
Nested Miller Active-Capacitor Frequency Compensation for Low-Power Three-Stage Amplifiers被引量:2
2008年
A new frequency compensation technique for low-power, area-efficient multistage amplifiers is introduced. Using nested active capacitors, our scheme achieves better bandwidth-to-power and slew-rate-to-power performances than previous works. Implemented in standard 0.35μm CMOS technology, our three-stage amplifier achieves 105dB DC gain, 3.3M GBW,68 phase margin, and 2.56V/μs average slew rate under a 150pF capacitive load. All of these are realized with only 40μW power consumption under a 2V power supply,with very small compensation capacitors.
马海峰周锋牛祺吕昌辉
共1页<1>
聚类工具0