您的位置： 专家智库 > >

章伟

作品数：33 被引量：2H指数：1
供职机构：中兴通讯股份有限公司更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 27篇专利
  • 6篇期刊文章

领域

  • 9篇电子电信
  • 4篇自动化与计算...

主题

  • 9篇通信
  • 8篇译码
  • 8篇基站
  • 6篇译码器
  • 4篇迭代
  • 4篇时间同步
  • 4篇时间信息
  • 4篇数据包
  • 4篇速率
  • 4篇基带
  • 4篇基站设备
  • 3篇信道
  • 3篇通信系统
  • 3篇资源池
  • 3篇网络
  • 3篇缓存
  • 3篇架构
  • 2篇地址管理
  • 2篇迭代次数
  • 2篇读写

机构

  • 33篇中兴通讯股份...

作者

  • 33篇章伟
  • 13篇余金清
  • 8篇王红展
  • 4篇万娟
  • 4篇梁敏超
  • 4篇彭贵福
  • 4篇王峰
  • 4篇刘一非
  • 4篇汪立林
  • 4篇范丽珍
  • 3篇郭丹旦
  • 3篇王帆
  • 3篇唐雄
  • 2篇肖永生
  • 2篇周海涛
  • 2篇鞠海英
  • 2篇章恒
  • 2篇王仰锋
  • 2篇李晓亮
  • 2篇王尧

传媒

  • 3篇中国新通信
  • 1篇软件
  • 1篇信息记录材料
  • 1篇现代信息科技

年份

  • 4篇2025
  • 2篇2024
  • 1篇2023
  • 1篇2022
  • 4篇2021
  • 5篇2020
  • 1篇2018
  • 5篇2017
  • 1篇2015
  • 3篇2014
  • 2篇2013
  • 1篇2012
  • 2篇2010
  • 1篇2009
共 33 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种译码器、方法和计算机存储介质
本发明实施例公开了一种译码器，译码器的至少一个以上计算单元用于：获取基础矩阵中变量节点n的待译码的软比特信息；判断译码迭代次数i是否小于译码迭代阈值；确定i小于译码迭代阈值时，判断译码层数k是否小于基础矩阵的行数a；确定...
张鹤章伟王红展余金清彭理健
文献传递
译码方法、装置及译码器
本发明提供了一种译码方法、装置及译码器，该译码方法包括：设置译码器的并行度P,并根据所述并行度P对待译码块的软信息进行信息拆分；根据所述拆分信息对所述待译码块进行译码计算，并输出译码后的硬比特信息；根据所述并行度P将所述...
张鹤唐雄章伟陈朝正李晓亮文奏章
文献传递
DDR性能挖掘方法
2024年
本文深入探讨了双倍数据速率(Double Data Rate,DDR)内存性能提升的重要性及其对现代计算机系统的影响。随着大数据、人工智能、高性能计算等领域的快速发展,计算机系统对内存性能的需求日益提高。DDR内存作为现代计算机系统中不可或缺的重要组成部分,其性能提升对于提高数据传输速度、降低CPU与内存之间的瓶颈、支持更复杂的应用场景以及推动计算机技术的进一步发展具有重要意义。
章伟王红展
关键词：DDR内存
时间同步方法和装置
本发明公开了一种时间同步方法，该方法包括：接收侧接收发送侧发送的时间信息数据包；所述接收侧校验所述时间信息数据包，并根据所述时间信息数据包获取时间信息；根据所述获取的时间信息，所述接收侧发起时间同步。本发明还公开了一种时...
汪立林万娟余金清王仰锋章伟
文献传递
一种通信装置和基站
本发明实施例提供了一种通信装置和基站，所述装置包括：时钟管理资源池和电源管理资源池，所述装置还包括以下至少一项：基带资源池、通用计算资源池、网络交换处理资源池；其中，所述基带资源池包括至少一个基带处理单元，所述通用计算资...
章伟王帆梁敏超余金清张鹤
一种基带板间干扰消除的方法和装置
本发明公开了一种扩频通信CDMA的基带板间干扰消除的方法和装置，所述方法包括：多个基带板之每个基带板分别接收天线数据，并将收到的天线数据进行存储；每个基带板利用天线数据和本板干扰抵消后的数据获取本基带板重构数据，并将本基...
章伟范丽珍肖永生刘一非匡小波
文献传递
一种分级管理存储资源的方法及系统
本发明公开了一种分级管理存储资源的方法，对存储空间进行规划，建立地址管理索引，根据索引以及数据的类型存储或读取数据。本发明还公开了一种分级管理存储资源的系统，采用本发明所述的方法和系统，可以更好的节省空间，满足不同数据大...
章伟王峰鞠海英
流控处理方法、电子设备及计算机可读存储介质
本申请实施例提供了一种流控方法、电子设备及计算机可读存储介质，流控方法包括：获取待处理报文任务；根据待处理报文任务确定任务队列组；在任务队列组满足预设的令牌下发条件的情况下，生成初始令牌；根据初始令牌对所述待处理报文任务...
陈川章伟张洪博张迪强余金清
一种Intel-S10的DDR控制器自检方法
2025年
为了解决现代计算机系统中双倍数据速率(double data rate,DDR)内存条稳定性与性能的问题,本文提出了一种并行压力自检方法,以提升DDR内存的商用质量。DDR自检测试是确保内存正常工作的关键工序,它不仅能识别和解决潜在的内存问题,还能提高系统的可靠性和稳定性。传统的DDR自检测试一般采用遍历地址线和数据线的方法,这种方法较为简单,仅能发现易复现的故障,无法识别随机异常等较难复现的故障。为此,本文利用现场可编程门阵列(field programmable gate array,FPGA)内部实例化DDR知识产权模块(intellectual property,IP),实现了一种新的DDR高速内存管理方法。分析结果表明:该方法对提升产品的商用质量具有重要的参考价值。
章伟王红展
关键词：内存控制器
时间同步方法和装置
本发明公开了一种时间同步方法，该方法包括：接收侧接收发送侧发送的时间信息数据包；所述接收侧校验所述时间信息数据包，并根据所述时间信息数据包获取时间信息；根据所述获取的时间信息，所述接收侧发起时间同步。本发明还公开了一种时...
汪立林万娟余金清王仰锋章伟
文献传递
全选 清除 导出
共4页<1234>
聚类工具0