王雪艳
- 作品数：8 被引量：24H指数：3
- 供职机构：东南大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：电子电信电气工程自动化与计算机技术更多>>
- 11GHz CMOS环形压控振荡器设计被引量：12
- 2005年
- 设计了一种全差分高速环形压控振荡器 (VCO) .该VCO有三级 ,每一级的增益是快慢通路增益的矢量叠加和 ,快慢通路的增益由底部电流源决定 ,差分控制电压通过镜像电流源控制快慢通路的各自电流 ,最终实现对振荡频率的调节 .分析了VCO的工作原理及其相位噪声 .电路采用TSMC公司 0 18μm标准CMOS工艺制作 .测试结果显示 :芯片工作频率为 10 88～ 11 72GHz ,相位噪声为 - 10 1dBc/Hz@10MHz,输出信号抖动为 3 8psrms,在 1 8V电源电压下的直流功耗约为 75mW .
- 王雪艳朱恩熊明珍王志功
- 关键词：压控振荡器相位噪声射频电路
- 2.5～40Gb/s光收发关键器件芯片技术被引量：5
- 2004年
- 介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术,如采用SCFL电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题,如封装问题等,讨论了40Gb/s以上速率芯片技术的发展趋势,包括高速器件建模和测试问题等。
- 朱恩王志功冯军黄颋王欢陈海涛孟凡生杨守军吴春红仇应华沈桢郁伟嘉王雪艳程树东孙玲费瑞霞王峻峰刘欢艳陈明洁
- 关键词：超高速集成电路PHEMTHBTSCFL
- 基于0.18μm CMOS工艺的6 GHz环形压控振荡器设计被引量：5
- 2003年
- 基于0 18μmCMOS工艺设计的全差分环形压控振荡器电路,芯片总面积为0 65×0 79mm2,1 8V电源供电,总功耗155mW,中心频率6GHz,调谐范围1GHz。可应用于IEEE802 11aWLAN系统。
- 吴春红朱恩王雪艳郁炜嘉程树东王志功
- 关键词：射频集成电路压控振荡器CMOS工艺
- 光纤通信系统STM-64/256和万兆以太网时钟产生及恢复集成电路设计
- 70年代以来，以光纤为传输线路的局域网LAN,城域网MAN(MetropolitanAreaNetworks)，广域网WAN(WideAreaNetworks)，异步传递模式ATM(AsynchronousTransfe...
- 王雪艳
- 关键词：万兆以太网同步数字系统时钟产生集成电路设计
- 文献传递
- OGSA-DAI在网络教育资源库系统中的应用
- 王雪艳
- 关键词：教育资源库网格OGSA-DAI元数据
- 万兆以太网时钟产生电路设计
- 2003年
- 给出了基于 0 .2 um Ga As PHEMT工艺的 10 GHz单片频率综合器的系统模型、电路结构、性能分析、版图设计以及仿真结果 ,并简单介绍了工艺特点。整个芯片由压控振荡器、分频器、鉴相器以及低通滤波器组成。在 ADS软件下的仿真结果表明 :芯片采用 3 .3 V单电源供电 ,总功耗为 40 0 m W,输出功率为 -15 d Bm,工作频率 9.5 GHz～ 11.0 GHz,相位噪声 -95 d Bc/Hz@1MHz,输出信号的峰峰值抖动约为 2 ps。整个芯片面积为 1.2 5× 1.3 5 mm2 。
- 王雪艳朱恩王志功
- 关键词：万兆以太网时钟产生电路锁相环砷化镓PHEMT
- 0.18-μm CMOS千兆以太网并串转换芯片设计被引量：2
- 2004年
- 提出了一种新的树型结构 1 0∶1并串转换电路 ,可应用于千兆以太网 ,其工作速度达到 1 2 5Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上 ,从而简化了设计 ,也减小了功耗 .低速 5∶1并串转换单元采用改进的并行结构 ,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系 ,使其相对于普通并行结构有更大的相位裕量 ,可以更可靠地工作 .芯片应用TSMC 0 1 8 μmCMOS工艺实现 ,芯片面积为 0 7mm× 0 5mm ,核心电路功耗为 3 6mW ,小于同类电路 .
- 郁炜嘉朱恩程树东孙玲费瑞霞沈桢孟凡生吴春红王雪艳王志功
- 关键词：千兆以太网并串转换CMOS
- 基于PHEMT工艺的5GHz锁相环芯片被引量：2
- 2004年
- 给出了基于 0 2 μm砷化镓赝晶高电子迁移率器件工艺设计的高速锁相环芯片的电路结构、性能分析与测试结果 .芯片采用吉尔伯特结构的鉴相器和交叉耦合负阻差分环形压控振荡器 ,总面积为 1 1 5mm× 0 75mm .锁定时中心工作频率为 4 44GHz ,锁定范围约为 360MHz,在1 0 0kHz频偏处的单边带相位噪声约 - 1 0 7dBc/Hz,经适当修改后可应用于光纤通信系统中的时钟数据恢复电路 .
- 程树东郁炜嘉朱恩王雪艳沈祯王志功
- 关键词：锁相环鉴相器压控振荡器
