您的位置: 专家智库 > >

孙旭光

作品数:7 被引量:11H指数:2
供职机构:哈尔滨工业大学更多>>
相关领域:电子电信自动化与计算机技术机械工程更多>>

文献类型

  • 5篇期刊文章
  • 2篇学位论文

领域

  • 3篇电子电信
  • 3篇自动化与计算...
  • 2篇机械工程

主题

  • 2篇电路
  • 2篇液压
  • 1篇低功耗
  • 1篇点乘
  • 1篇定时电路
  • 1篇选型
  • 1篇液压传动
  • 1篇液压控制
  • 1篇液压控制阀
  • 1篇知识库
  • 1篇智能选型
  • 1篇时钟
  • 1篇数据库
  • 1篇锁相
  • 1篇锁相环
  • 1篇人工智能
  • 1篇专家系统
  • 1篇子电路
  • 1篇微处理器
  • 1篇系统研制

机构

  • 7篇哈尔滨工业大...

作者

  • 7篇孙旭光
  • 3篇来逢昌
  • 3篇毛志刚
  • 2篇刘广华
  • 2篇曾祥荣
  • 1篇张日华
  • 1篇张晔

传媒

  • 2篇微处理机
  • 1篇工程机械
  • 1篇Journa...
  • 1篇机床与液压

年份

  • 3篇2003
  • 1篇2002
  • 1篇1999
  • 2篇1996
7 条 记 录,以下是 1-7
排序方式:
用于专用DSP处理器的高速低功耗的IEEE32位浮点加法器被引量:1
2003年
本文我们描述了一个符合 IEEE75 4单精度浮点标准的加法器。这个浮点加法器的设计基于 TSMC2 .5 V0 .2 5 μm CMOS工艺。它将用于 2 0 0 MHz的专用 DSP处理器。为了在高速运算的同时降低功耗 ,本文在采用了并行运算提高速度的同时 ,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗。另外 ,在电路设计中大量使用传输管逻辑 ,提高速度并降低整个电路的面积和功耗。加法器的运算时间是 3 .986
孙旭光毛志刚来逢昌
关键词:CMOS工艺功能模块
改进结构的64位CMOS并行加法器设计与实现被引量:6
2003年
介绍了一个用于高性能的微处理器和 DSP处理器的快速 6 4位二进制并行加法器 .为了提高速度 ,改进了加法器结构 ,该结构大大减少了加法器各级门的延迟时间 .基于改进的加法器结构 ,有效地使用动态复合门、时钟延迟多米诺逻辑和场效应管尺寸缩小技术 ,可以取得良好的电路性能 .该加法器采用 U MC 2 .5 V 0 .2 5μm 1层多晶 5层金属的 CMOS工艺实现 .完成一次加法运算的时间是 70 0 ps,比传统结构的加法器快 2 0 % ;面积和功耗分别是0 .16 m m2和 2 0 0 m W@5 0 0 MHz,与传统结构加法器相当 .
孙旭光毛志刚来逢昌
关键词:CMOS
工程机械液压传动HTCAD系统
1996年
本文总结了工程机械液压传动系统大量成熟的设计理论,结合人工智能和专家系统技术提出了工程机械液压传动智能CAD系统趵实现方法。
刘广华张晔孙旭光曾祥荣
关键词:液压传动CAD人工智能专家系统
高性能集成电路中两种专用子电路的设计方法研究
该文分析了静电泄放的激励模型以及各种CMOS片内静电泄放保护电路基本理论和结构,选择出高性能电路结构.根据静电泄放测试模式确定了一种全芯片的ESD保护结构,着重分析了电容耦合CMOS IC静电泄放保护电路结构、工作原理...
孙旭光
关键词:锁相环
用于高速运算单元的时钟延迟动态多米诺逻辑电路的设计
2002年
时钟延迟多米诺逻辑是一种自定时的动态逻辑。时钟延迟多米诺逻辑门的输出信号是单向跳变的,但它可以提供倒相和非倒相的输出。使用这种动态逻辑可以大大提高运算电路的速度。本文通过一个64位的快速并行加法器的实现说明时钟延迟多米诺的特性及其设计方法。这个快速并行加法器用于高性能的64位微处理器的运算单元中。采用O.25μmCMOS工艺设计了这个加法器。加法器在最坏情况下的运算时间是700ps。这个时钟延迟多米诺加法器比使用相同单元库和技术的静态逻辑加法器快2.3倍。
孙旭光毛志刚来逢昌
关键词:时钟电路高速电路
高性能算术运算单元的研究与实现
该文主要研究用于1GHz微处理器的64位高速二进制整数加法器.基于传统的Kogge&Stone并行加法器算法和结构,提出了三种不同实现结构的64位加法器,进一步提高了原结构性能.通过分析传统Kogge&Stone算法,提...
孙旭光
关键词:微处理器浮点乘法器浮点加法器
文献传递
液压控制阀智能选型系统研制被引量:2
1996年
本文在对大量液压控制阀分析、归纳的基础上,建立了液压控制阀的数据库和选型知识库,开发了液压控制阀智能选型系统。
刘广华张日华孙旭光曾祥荣
关键词:数据库知识库选型液压控制阀
共1页<1>
聚类工具0