张善旭
- 作品数：2 被引量：8H指数：2
- 供职机构：西安电子科技大学通信工程学院综合业务网理论与关键技术国家重点实验室更多>>
- 发文基金：国家部委预研基金国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 高吞吐量低存储量的LDPC码译码器FPGA实现被引量：6
- 2008年
- 针对规则(r,c)-LDPC码,设计了一种基于Turbo结构的FPGA译码实现算法,采用多路并行译单帧数据,多帧并行译码的结构,具有收敛速度快和存储量低的特点.为实现多路并行译单帧数据,首先将LDPC码划分成几个超码,并对每个超码内的单校验码采用并行BCJR算法.同时,为简化并行BCJR译码时的内部结构和控制单元的复杂度,提出一种修正的分圆陪集构造方法.在具体实现中,采用了3帧并行译码的结构来进一步提高吞吐量.对一个码长为1 600,规则(3,5)-LDPC码,用Altera公司的StratixEP1S25 FPGA芯片设计了译码器,在主频40 MHz条件下采用20次迭代,可使吞吐量达50 Mbit/s.
- 张桂华张善旭李颖
- 关键词：LDPC码译码器
- 低密度校验码译码器的设计与实现
- 本文采用理论分析和计算机仿真相结合的方法,在已有的理论基础上详细研究了LDPC码的软判决译码器和硬判决译码器的设计与实现的问题,主要完成的工作有以下几个方面:1.介绍了易于FPGA实现的准循环LDPC码的结构和特点,并对...
- 张善旭
- 关键词：低密度校验码软判决译码FPGA实现比特交织编码调制
- 文献传递
